Требования:
Вы обучаетесь на 3-4 курсе бакалавриата или 1-2 магистратуры У вас есть возможность работать от 20 часов в неделю Опыт разработки RTL для ASIC/FPGA; Хорошие знание Verilog/System Verilog; Знакомство с архитектурой современных процессоров (знание RISC-V будет преимуществом) Уверенный пользователь Linux;
Мы предлагаем:
интересную работу, где вы всегда будете решать непростые задачи; поддерживающее профессиональное окружение – работа в команде с лучшими специалистами в своей сфере; непрерывное развитие и обучение – постоянно выпускаем новые версии и решения UserGate. Ваши задачи: анализ, моделирование, дизайн и верификация
Мы предлагаем:
Компания включена в ОПК; Официальное трудоустройство в соответствии с действующим законодательством РФ; Полностью белая заработная плата; Стабильная компания и масштабные проекты; Пятидневная рабочая неделя; Гибкое начало рабочего дня (по договоренности с непосредственным руководителем); ДМС со стоматологией;
Условия:
Гибкий уровень (Junior/Middle/Senior); Современный стек технологий (Git, Jira, CI/CD, code review); Работа над проектами в области спутниковой
Мы предлагаем:
Стабильность и надежность: работа в крупной компании ОПК в команде высококвалифицированных специалистов; Официальное трудоустройство по ТК РФ, «белая» заработная
We are looking for an inspired software architect to be a part of our Architecture team. Responsibility is to define and maintain network architecture for the 2G/4G/5G base station and other products. What you will do: Partition and dimension embedded network communications including collecting requirements, ...
Обязанности:
Проектирование архитектуры модулей, IP-ядер и FPGA-проектов Разработка, верификация и сопровождение проектов и IP-ядер Отладка прошивок под FPGA фирм Intel
Условия:
Интересные новые проекты и дружная атмосфера бесстрашных разработчиков Заработная плата по результатам собеседования Также позиция доступна (см. список
Мы предлагаем:
Трудоустройство согласно ТК РФ с первого дня, полностью белая заработная плата; График работы 5/2 понедельник-четверг с 8:30 до 17:30, пятница сокращенный рабочий день; Бесплатное питание для работников рабочих профессий (для отдельных подразделений); Столовая, кафе на территории предприятия; ДМС после
Мы предлагаем:
Официальное трудоустройство в соответствии с действующим законодательством РФ; Полностью белая заработная плата; Стабильная компания и масштабные проекты; Пятидневная рабочая неделя; Гибкое начало рабочего дня (по договоренности с непосредственным руководителем); ДМС со стоматологией; Кафе на территории
Обязанности:
Реализация алгоритмов цифровой обработки сигналов под ПЛИС Xilinx на языке SystemVerilog; Разработка новых и перенос существующих алгоритмов из Matlab
Мы предлагаем:
100% белая зарплата и все по Трудовому кодексу; комфортный офис: обеспечим удобством и приятной обстановкой; релокационную программу: возмещаем 100%
Условия:
возможны разные варианты, но регулярные личные встречи требуются всегда.Напиши мне, что тебе интересно и что нужно для идеальной
Требования:
1. Если ты испытываешь практически физическую боль от недоделанных задач - тебе к нам2. Если тебе хочется делать всё быстрее - тебе к нам3. Если ты ищешь возможности, а не оправдания